HBM4堆疊新紀元！JEDEC放寬900微米標準，AI記憶體良率與散熱瓶頸解套

一句話總結：全球固態技術協會（JEDEC）計畫將HBM4堆疊高度上限放寬至900微米，此舉將有效解決AI記憶體生產瓶頸，並深刻影響半導體設備與記憶體大廠的策略佈局。

核心要點

1. JEDEC正討論將HBM4的堆疊高度上限放寬至900微米（0.09公分），以支援關鍵的16層及20層DRAM堆疊技術發展，加速AI應用的進程。
2. 此項調整旨在克服現行775微米（0.075公分）高度限制所造成的物理瓶頸，避免晶片過薄導致的生產良率降低與熱管理困難。
3. 新標準一旦批准，將讓記憶體製造商能繼續沿用現有的熱壓合機進行高密度堆疊，為設備供應商帶來巨大優勢，其中韓美半導體因高達71.2%的全球市佔率，預計將是最大受惠者。
4. 頂尖記憶體製造商如SK海力士（於2026年韓國國際半導體展指出）與三星電子正密切評估此新標準對其財務表現與技術發展藍圖的影響，SK海力士認為這將提升現階段生產效率。
5. 儘管混合鍵合技術具備更佳的抗熱性，且能實現無凸塊晶片連接，但因成本較高，短期內900微米標準將提供一個穩定期，但在未來堆疊層數超過20層時，混合鍵合仍將是不可或缺的技術。
6. 輝達（Nvidia）等重要客戶對HBM模組規格的特定效能需求，將是決定記憶體製造商最終設備選擇與製程決策的關鍵因素。

一句話結論

JEDEC放寬HBM4堆疊高度至900微米的決議，不僅為AI記憶體的發展掃除了重要的技術障礙，更在全球半導體封裝設備市場中引發一波策略性變革，促使業界在追求DRAM最大密度的同時，兼顧生產良率與散熱效率。