英特爾（Intel）與 Cadence 於 27 日宣布，Cadence 旗下 AI 驅動的數位與客製化參考流程、工具與解決方案，已正式通過 Intel 18A-P 與 Intel 14A 製程認證。這項認證標誌著雙方在先進製程生態系整合上邁出了重要一步。
AI 驅動設計流程的突破
Cadence 的 AI 驅動設計流程覆蓋了從合成、布局繞線、時序與功耗簽核，到實驗驗證、可靠度驗證，以及類比／客製化設計等各個環節。這些工具已針對 Intel 18A-P 與 14A 的製程設計套件（PDK）進行了調校，旨在幫助晶片設計團隊更快速、更接近量產的方式導入英特爾的先進節點。
這一認證的意義在於，它不僅提高了設計效率，還確保了在可製造性、可靠度與良率上的共同驗證。這對於加速產品上市時間、降低成本具有重大意義。
先進封裝技術的整合
雙方還共同開發了支援英特爾嵌入式多晶片互連橋接技術（EMIB）與 EMIB-T 的先進封裝參考設計流程。這套流程可以減少資料轉換步驟，支援多晶片架構的並行設計，並能在早期進行熱效應、訊號完整性與電源完整性分析，大大降低了複雜多晶片整合的設計門檻。
這套流程的推出，將有助於提高多晶片系統的設計效率，並提升整體性能。
應用前景廣闊
這套經認證的工具鏈主要應用於 AI、高效能運算（HPC）與行動 SoC 等產品的開發。英特爾與 Cadence 已在 Intel 18A 製程上完成了介面與記憶體 IP 的矽驗證，顯示了兩者的高度相容性。而採用 RibbonFET 2 與 PowerDirect 技術的 Intel 14A，則被視為下一階段的重點，預期可在相同功耗下帶來更佳效能，瞄準雲端 AI 加速器、邊緣運算與高階行動裝置等市場。
雙方的合作不僅為客戶提供了更強大的設計工具，也為英特爾在晶圓代工市場上挑戰台積電（TSMC）的領導地位增添了籌碼。
從產業面來看，英特爾與 Cadence 的合作不僅是技術上的突破，更是生態系統整合的重要里程碑。這將有助於加速 AI 與 HPC 產品的商業化，並提升整體市場競爭力。
展望與影響
隨著英特爾與 Cadence 在 AI 驅動設計流程上的合作日益深入，未來的晶片設計將更加高效、可靠。這不僅會推動 AI、HPC 和行動 SoC 等領域的技術進步，還將為整個半導體行業帶來新的增長點。
對於讀者而言，這意味著更多高性能、低功耗的電子產品將陸續問世，為我們的生活帶來更多便利。
如果您對英特爾與 Cadence 的合作有興趣，不妨深入了解這兩家公司在 AI 設計與先進製程方面的最新進展。這將為您在選購相關產品時提供有益的參考。
本文改寫整理自公開新聞來源，原始報導由科技新報發布。
常見問題 FAQ
英特爾與 Cadence 合作的主要目標是什麼？
英特爾與 Cadence 合作的主要目標是通過 AI 驅動的設計流程，提高晶片設計效率，確保在可製造性、可靠度與良率上的共同驗證，並加速產品上市時間。
這套認證的工具鏈主要應用於哪些產品？
這套認證的工具鏈主要應用於 AI、高效能運算（HPC）與行動 SoC 等產品的開發。
英特爾的 18A-P 與 14A 製程有何特點？
英特爾的 18A-P 與 14A 製程具有高可製造性、可靠度和良率，特別適合 AI、高效能運算和行動 SoC 等高端應用。其中，14A 製程採用了 RibbonFET 2 與 PowerDirect 技術，預期可在相同功耗下帶來更佳效能。
※ 此篇文章由 AI 改寫或生成，內容僅供參考，可能存在錯誤或不準確之處。
