SEMICON Taiwan 2026 展場上，高明鐵與光循科技聯手秀出的這套 FAU-PIC 自動化對位平台，現場實測數據是 120 通道、重複定位精度小於 50 奈米。這數字背後藏著一個產業轉折點：矽光子封裝，正從老師傅的「手工藝」，一步步變成可複製、可量產的標準化工程。
生成式 AI 推升的算力軍備競賽，已經不只是 GPU 的戰爭。當單一 PIC 晶片的傳輸通道數突破百條，光學介面從一維邊緣走向二維陣列，真正卡住量產咽喉的，往往是 FAU 與 PIC 之間那幾十奈米的對位誤差。高明鐵這次端出的方案，等於直接對著這個瓶頸開刀。
從「找光」到「鎖光」，AI 把經驗變成演算法
高明鐵總經理在展場說了一句很傳神的話：過去這套流程叫「找光、對準、鎖光」，幾乎全憑人工反覆調整。但到了 CPO 與 OCI 世代，通道數動輒上百，靠人眼和手感的製程，良率根本撐不起量產規模。
這次展示的奈米級自動化平台，核心其實是一套自研的 AI 主動對準演算法。它透過影像伺服與即時光功率回授，讓設備自己「找」到最佳耦光位置，再完成端面對準與最佳化。設備重複定位精度壓在 ±50 nm 以內——這意味著每一次對位，誤差都比新冠病毒的直徑還要小。
話說回來，這套平台不只是做組裝。它還支援晶圓級多通道自動對準與量測，能在封裝前先篩選出 KGD（Known-Good-Die），確認光學與電性表現合格的晶片，再進入後續製程。簡單說，就是先把壞的挑出來，不讓單一通道拖垮整個封裝——這對於動輒數千美元成本的 CPO 封裝來說，直接攸關毛利率。
光柵耦合 vs. 邊緣耦合：兩種路線，同一道關卡
光耦合目前兩大主流架構——表面光柵耦合（GC）與邊緣耦合（EC）——各有擁護者。EC 的優點是效率高，但受限於晶片邊長，通道數拉高後很快就碰到天花板。GC 則可於晶片任意位置佈局，先天就支援晶圓級測試，但傳統 GC 的耦合損耗一直是硬傷。
光循科技這回秀出的 PVGC（Perfect Vertical Grating Coupler），算是把 GC 的物理極限再往外推了一截。根據現場資訊，其獨家專利結構優化光場轉換率後，耦合效率已能媲美甚至「碾壓」傳統 EC——這句話是現場工程師私下形容的，不是官方新聞稿的用詞，但確實點出了技術上的突破。
更關鍵的是，PVGC 能以 127 µm 標準間距在單晶片上實現 120 通道陣列，搭配高明鐵的自動化平台，等於從晶片設計端到封裝測試端，台灣供應鏈已經能把這條路走通。
編輯觀點：台灣在半導體製造的強項眾所皆知，但矽光子的「封裝環節」過去一直是被掐住脖子的那塊。高明鐵這套方案，從設備端的重複精度到演算法的即時回授，再到與光循的 2D 陣列耦合技術整合，其實是在複製一個熟悉的套路：把先進封裝中「需要經驗」的工序，用自動化與 AI 變成「可複製」的標準工站。這套模式在 CoWoS 上成功過一次，接下來就看 CPO 能不能複製同樣的劇本。不過話說回來，設備精度達標只是入場券，真正要規模化，還得看終端客戶願不願意為這條路線的良率買單——畢竟 1.6T 之後的 3.2T、6.4T，系統層級的挑戰絕對不比對位簡單。
打破設備壟斷，台灣從「代工」走向「定義製程」
高明鐵透露，這套技術可作為 CPO 光學對位組裝的標準工站（AA Cell），目前 1.6T 光模組耦光設備已完成多家矽光模組廠驗證並正式交機。下一階段的技術布局，將延伸到 3.2T、6.4T，以及 FAU＋MLA（微透鏡陣列）等更高密度的光學組裝需求。
過往這類超高精度設備，長期由歐美日大廠寡占。台灣廠商要做 CPO 封裝，設備不是買不到，就是被綁著售後服務和耗材一起賣。高明鐵這次的突破口，其實有兩個層面的意義：一是技術上把重複精度做到與國際大廠同級；二是商業模式上，它證明了台灣設備商有辦法與本土矽光設計業者協同開發，從「設備採購者」變成「製程定義者」。
有趣的是，這次合作也反映了台灣半導體供應鏈的一個隱形優勢：從晶片設計的「奈米級精度」，到封裝設備的「奈米級對位」，中間那一大段技術鴻溝，是靠著機械、光學、演算法、量測四個領域同時推進才填起來的。這種跨域整合的節奏，在別的國家不一定跑得比台灣快。
算力之後，光的戰爭才剛開始
如果說過去三年是「算力軍備競賽」，接下來的三年很可能會是「光互連軍備競賽」。從 800G 到 1.6T，再到 3.2T、6.4T，通道數翻倍的節奏已經不只是摩爾定律的延續，而是光子取代電子傳輸的結構性轉變。
高明鐵與光循這次在 SEMICON Taiwan 2026 展示的，表面上是 120 通道 FAU-PIC 對位平台，實際上是在告訴市場：台灣不僅有能力封裝 AI 晶片，也有能力定義下世代光電整合的量產規則。這條路還很長，但至少門票已經拿到手了。
你覺得 CPO 封裝會重演 CoWoS 產能供不應求的戲碼嗎？還是會因為光學製程的複雜度更高，導致量產時程一再遞延？歡迎在底下留言分享你的觀察。
本文改寫整理自公開新聞來源，原始報導由科技新報發布。
常見問題 FAQ
CPO 封裝為什麼需要 50 奈米以內的對位精度？
因為單一 PIC 晶片的傳輸通道數已超過百條，光學訊號的耦光效率直接取決於 FAU 與晶片之間的相對位置。誤差超過 50 奈米，光功率損耗就會顯著上升，甚至導致整顆封裝報廢。
高明鐵這套設備和歐美日大廠的產品有什麼不同？
差異主要在於整合深度。高明鐵的解決方案同時涵蓋機構、控制、演算法與量測，並結合自研 AI 主動對準演算法，不只是賣一台平台，而是提供一套可複製的量產製程參數，這對於台灣矽光模組廠來說更具實務導入誘因。
光柵耦合（GC）和邊緣耦合（EC）哪一種會勝出？
短期內兩者會並行發展。EC 在單通道效率上仍有優勢，但 GC 在高密度 I/O 與晶圓級測試方面具備天然彈性。光循的 PVGC 如果確實能突破傳統 GC 的損耗瓶頸，將大幅拉高 GC 陣營在 3.2T 以上世代的話語權。
台灣在 CPO 封裝設備領域有機會自給自足嗎？
目前超高精度設備仍由歐美日主導，但高明鐵通過前十大光通訊品牌廠認證並取得 800G／1.6T 模組訂單，顯示本土設備商已具備國際競爭力。長期來看，若能持續整合矽光設計與測試端，台灣有機會在 CPO 設備領域建立完整生態鏈。
※ 此篇文章由 AI 改寫或生成，內容僅供參考，可能存在錯誤或不準確之處。
